1. <dd id="9ailp"><cite id="9ailp"></cite></dd>
      2. <option id="9ailp"><nobr id="9ailp"><code id="9ailp"></code></nobr></option>
      3. <optgroup id="9ailp"></optgroup>
        <var id="9ailp"><u id="9ailp"></u></var>

        1. <nobr id="9ailp"><nobr id="9ailp"></nobr></nobr>
          上海 江苏 浙江 安徽 PCB培训 PCB行业平台 邮箱登陆 联系我们
          纬亚联系电话:0512-57933566
          高速PCB设计工艺要点服务

          联系我们

          昆山纬亚PCB生产基地联系方式
          昆山纬亚电子科技有限公司

          公司地址:昆山市千灯镇善浦西路26号
          公司电话Tel:0512-50139595
          电子邮件Email: steven@pcbvia.com

          首页  技术支持  资料中心高速PCB设计工艺要点

          高速PCB设计工艺要点

          发布时间:2016-08-12 11:06:24 分类:资料中心

           高速PCB设计是一个相对复杂的过程,由于高速PCB设计中需要充分考虑信号、阻抗、传输线等众多技术要素,常常成为PCB设计初学者的一大难点,本文提供的几个关于高速PCB设计的基本概念及技术要点将为初学者提供一些技术参考。

            1、什么是高速电路

            通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。

            实际上,信号边沿的谐波频率比信号本身的频率高,是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。因此,通常约定如果线传播延时大于1/2数字信号驱动端的上升时间,则认为此类信号是高速信号并产生传输线效应。

            信号的传递发生在信号状态改变的瞬间,如上升或下降时间。信号从驱动端到接收端经过一段固定的时间,如果传输时间小于1/2的上升或下降时间,那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之,反射信号将在信号改变状态之后到达驱动端。如果反射信号很强,叠加的波形就有可能会改变逻辑状态。

            2、高速信号的确定

            上面我们定义了传输线效应发生的前提条件,但是如何得知线延时是否大于1/2驱动端的信号上升时间? 一般地,信号上升时间的典型值可通过器件手册给出,而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。

            PCB 板上每单位英寸的延时为 0.167ns.。但是,如果过孔多,器件管脚多,网线上设置的约束多,延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片,则大布线长度为7.62mm。

            设Tr 为信号上升时间, Tpd 为信号线传播延时。如果Tr≥4Tpd,信号落在安全区域。如果2Tpd≥Tr≥4Tpd,信号落在不确定区域。如果Tr≤2Tpd,信号落在问题区域。对于落在不确定区域及问题区域的信号,应该使用高速布线方法。

          来源:高速PCB设计工艺要点

          浏览"高速PCB设计工艺要点"的人还关注了

          版权所有:昆山纬亚电子科技有限公司      技术支持:李麟
          必赢平台 梅河口市| 天全县| 射洪县| 晴隆县| 和硕县| 拜泉县| 桐庐县| 牡丹江市| 灌阳县| 泌阳县| 莱西市| 岐山县| 呈贡县| 二连浩特市| 南澳县| 镇平县| 那曲县| 前郭尔| 马山县| 商城县| 苍溪县| 信宜市| 永安市| 乐清市| 安康市| 林周县| 虎林市| 新营市| 泰来县| 灌阳县| 万山特区| 金湖县| 保定市| 扶余县| 新丰县| 吉隆县| 唐河县| 龙南县| 沙田区| 达孜县| 沙雅县| http://444 http://444 http://444 http://444 http://444 http://444